VHDL als Entwurfs- und Simulationssprache

Author unknown

Open source

DOI
10.1007/978-3-540-73673-8_4
Published
Not recorded
Container
Springer-Lehrbuch
Publisher
Springer Berlin Heidelberg
Open access
unknown

Credibility signals

uncertain Score 58/100 under policy 1.0.0. This is a metadata assessment, not a judgment of the paper's conclusions.

Show all credibility signals

Cite this work

BibTeX

@article{allodium:10.1007/978-3-540-73673-8_4,
  title = {VHDL als Entwurfs- und Simulationssprache},
  journal = {Springer-Lehrbuch},
  doi = {10.1007/978-3-540-73673-8_4},
  url = {https://doi.org/10.1007/978-3-540-73673-8_4}
}

RIS

TY  - JOUR
TI  - VHDL als Entwurfs- und Simulationssprache
JO  - Springer-Lehrbuch
DO  - 10.1007/978-3-540-73673-8_4
UR  - https://doi.org/10.1007/978-3-540-73673-8_4
ER  - 

APA

VHDL als Entwurfs- und Simulationssprache. (n.d.). Springer-Lehrbuch. https://doi.org/10.1007/978-3-540-73673-8_4

Source records